C135 PCS 7 (PCS7)
6C
6 Cielo Ciencia y Tecnología
·Publicada en C135 PCS 7 (PCS7)

Prevención de la pérdida de interconexión entre StrctCom y los pines Feature de APL durante la generación de drivers

Las interconexiones entre el bloque StrctCom y los pines Feature de APL se rompen durante la compilación del diagrama con la opción 'Generar drivers de módulo' habilitada cuando los punteros de referencias cruzadas internos del proyecto están corruptos o cuando una interconexión estructural a nivel de elemento infringe las reglas del generador de drivers. En la librería SIMATIC PCS 7 Advanced Process Library, el generador de drivers administra los canales de diagnóstico de hardware y verifica los pines estructurales de los bloques. Realizar un 'Guardar como... Con reorganización (Lento)' en SIMATIC Manager y establecer conexiones seguras de tipos mediante StrgCom o configurar los bits Feature directamente dentro de los Tipos de Módulo de Control (CMT) previene la eliminación de conexiones.

Índice de contenidos

Mecanismo de los pines Feature de APL y generación de drivers de módulo

En SIMATIC PCS 7 Advanced Process Library (APL), los bloques como Pcs7AnIn, MotL y VlvL controlan sus características operativas a través de entradas de configuración estructuradas llamadas Feature y Feature2. Estas entradas son tipos estructurados de 32 bits (Struct de Bit0 a Bit31) que definen parámetros como el comportamiento de arranque, los modos de reinicio y la respuesta de alarmas.

Durante la compilación de diagramas CFC, habilitar la opción Generar drivers de módulo activa el generador de drivers de PCS 7. Este motor de compilación automatizado escanea la configuración de hardware (HW Config) y todos los diagramas CFC para instanciar bloques de drivers de diagnóstico (por ejemplo, MOD_D16_PN, RACK, SUBNET) en los diagramas de sistema @ y los conecta a los bloques de canales de proceso.

Como parte de este proceso de compilación, el generador de drivers valida las rutas de señales, los enlaces de diagnóstico y las interconexiones de E/S estructuradas en todos los diagramas de la CPU de destino. Si una conexión involucra un adaptador estructural incompatible o referencias de base de datos de proyecto corruptas, el generador elimina la interconexión inválida para garantizar la estabilidad del sistema.

Causas raíz de interconexiones estructurales rotas

Cuando un ingeniero conecta StrctCom (un bloque utilizado para combinar señales booleanas individuales en una colección de bits estructurada) a la entrada Feature de un bloque APL, el enlace puede eliminarse durante la compilación debido a dos problemas principales:

  1. Fragmentación de punteros de base de datos / Inconsistencias de referencias cruzadas: Durante ciclos de ingeniería prolongados con operaciones frecuentes de copiar y pegar entre diagramas, la tabla de referencias cruzadas de la base de datos de STEP 7 puede retener punteros huérfanos. Cuando el generador de drivers de módulo reconstruye las redes de diagramas, detecta un error de consistencia interna en el pin y descarta el enlace.
  2. Incompatibilidad en la definición del tipo de estructura: StrctCom genera un formato de estructura genérico. Las entradas Feature de APL requieren una estructura de características de 32 bits estrictamente tipada definida por el diccionario de datos de PCS 7 APL. Conectar estructuras no estándar o parcialmente pobladas hace que la rutina estricta de verificación de tipos estructurales del compilador marque la conexión como inválida durante la fase de generación de drivers.

Procedimientos correctivos y flujos de trabajo de ingeniería recomendados

Para evitar la ruptura de interconexiones y mantener una configuración estable de las características de APL, ejecute los siguientes pasos correctivos:

  1. Realizar la reorganización de la base de datos:
    * En SIMATIC Manager, cierre todos los diagramas CFC y editores abiertos.
    * Seleccione Archivo -> Guardar como....
    * Marque el botón de opción Con reorganización (Lento).
    * Proporcione un nuevo nombre de ruta o proyecto y haga clic en Aceptar. Este proceso reconstruye físicamente la base de datos, reorganiza las tablas de ID internas y purga los registros de punteros huérfanos.
  2. Método APL estándar: Configurar los bits Feature directamente:
    * En lugar de utilizar lógica en tiempo de ejecución para manipular dinámicamente los bits de características a través de StrctCom, configure la entrada Feature estáticamente en el cuadro de diálogo de propiedades de E/S del bloque o a través de Tipos de Módulo de Control (CMT).
    * En el CFC, haga doble clic en el bloque, abra la pestaña E/S, expanda la estructura Feature y configure los bits individuales (por ejemplo, Feature.Bit0 = 1).
  3. Alternativa: Utilizar convertidores de estructuras seguros de tipos:
    * Si se requiere genuinamente el cambio dinámico en tiempo de ejecución de los bits de características, utilice los bloques convertidores de estructura APL designados, como StrgCom, o cree un UDT personalizado y compatible con tipos que refleje exactamente la disposición de la estructura Feature de APL de 32 bits.

Verificación

  • En SIMATIC Manager, abra el diagrama CFC y restablezca la conexión con el pin Feature.
  • Inicie la compilación del diagrama: Seleccione PLC -> Compilar -> Diagramas como programa.
  • Asegúrese de que la casilla de verificación Generar drivers de módulo esté habilitada. Seleccione Solo cambios o Todo el programa.
  • Una vez que la compilación se complete con cero errores y cero advertencias, vuelva a abrir el diagrama CFC. Confirme que la interconexión con la entrada Feature permanezca intacta y resaltada en verde/azul.

Limitaciones y precauciones operativas

  • Modificar los bits Feature en tiempo de ejecución mientras un proceso está en funcionamiento puede alterar comportamientos de enclavamiento, reinicio o seguimiento de forma inesperada. Los bits de características de APL están diseñados principalmente para la configuración estática de la planta.
  • La reorganización (Lenta) puede tardar varios minutos en multiproyectos grandes. Asegúrese de que ningún otro ingeniero tenga proyectos bloqueados (checked out) en modo de ingeniería multiusuario durante la reorganización.

Preguntas frecuentes del ingeniero

  • ¿Se pueden conmutar dinámicamente los bits Feature mediante la lógica del PLC?
    Aunque es físicamente posible si se interconecta a un bloque externo, Siemens recomienda encarecidamente configurar los bits Feature estáticamente durante la ingeniería. Los cambios dinámicos pueden causar discrepancias transitorias durante reinicios en caliente.
  • ¿Por qué la conexión funcionó durante la edición en CFC pero se rompió solo al compilar?
    El editor gráfico de CFC solo verifica las reglas básicas de conectividad de pines en el momento del dibujo. El compilador ejecuta una validación integral de seguridad de tipos y validación estructural cuando se ejecuta 'Generar drivers de módulo'.
  • ¿Cuál es la diferencia entre StrctCom y StrgCom?
    StrctCom es un bloque de sistema antiguo para ensamblar estructuras genéricas, mientras que StrgCom y los bloques convertidores APL más nuevos imponen una estricta compatibilidad de tipos de datos alineada con las convenciones modernas de APL.

Referencias técnicas

  • Manual de funciones de SIMATIC PCS 7 Advanced Process Library (APL) (A5E43360408-AA).
  • Manual de SIMATIC PCS 7 CFC para S7 / M7 (A5E41356247-AA).
  • Entrada del Servicio de Soporte en Línea de Siemens ID 109801081: Generación de drivers de módulo y reglas de interconexión.

Artículos relacionados

Etiquetas relacionadas

PCS 7, APL, CFC, Feature Bits, Pcs7AnIn, StrctCom, Module Drivers, Simatic Manager

6 respuestas